29.7 D-триггер

D-триггер (от английского Delay – «задержка») – это синхронный триггер с одним информационным входом D. D-триггер имеет как минимум две входные линии: одна – для подачи синхроимпульсов; другая – для подачи информационных сигналов.

Внутренняя структурная схема D-триггера на элементах И-НЕ приведена на рисунке 29.10, а. Условное графическое обозначение D-триггера показано на рисунке 28.10, б:

а) б)

а – внутренняя структурная схема; б – УГО D-триггера

Рисунок 29.10 – D-триггер

Описание работы D-триггера приведено в таблице 29.4, а его временные диаграммы на рисунке 29.11.

Таблица 29.4 – Таблица истинности D-триггера

Рисунок 29.11 – Временные диаграммы работы D-триггера

Для триггера типа D состояние в интервале времени между сигналом на входной линии и следующим состоянием триггера формируется проще, чем для любого другого типа. Согласно таблице истинности, приведенной выше, по синхроимпульсу D-триггер принимает то состояние, которое имеет входная линия.

В момент времени t действия тактового импульса, соответствующего появлению сигнала 1 на входе D, на выходе триггера Q единичного напряжения еще нет: оно появится только после окончания тактового импульса и может быть использовано только при поступлении тактового импульса в момент времени t+1, т.е. с задержкой на один такт.

D-триггеры могут переключаться как уровнем синхроимпульса, так и его фронтом. В технической литературе D-триггер, управляемый уровнем синхроимпульса, известен также как триггер-защелка.

D-триггер может быть построен на двух синхронных RS-триггерах Т1 и Т2 и двух инверторах Э1 и Э2. Такую схему D-триггера называют двухступенчатым D-триггером. На рисунке 29.12 представлена схема двухступенчатого D-триггера.

Рисунок 29.12 – Внутренняя структурная схема D-тригера

Как и синхронные RS-триггеры, оба инвертора выполнены на элементах И-НЕ. Информационным входом триггера является вход D. Вход С служит для подачи тактовых импульсов. Пусть на вход D поступил сигнал 1. При D = 1 напряжение на входе Т1 соответствует сочетанию сигналов S = 1, R = 0. Появление очередного тактового импульса на входе C приведет к установлению триггера в состояние, при котором напряжение на его выходе равно единице. На входах R и S триггера Т2 появляется сочетание сигналов S = 1, R = 0. Однако во время действия тактового импульса напряжение на выходе инвертора Э2 равно нулю. Сигнал на входе С триггера Т2 является нулевым и переключение триггера Т2 не происходит. Однако как только закончится тактовый импульс, сигнал на входе С триггера Т2 принимает значение 1 и триггер Т2 переключится в состояние лог. 1. Если на входе D напряжение приняло нулевой уровень, то на выходе Э1 напряжение соответствует единичному значению. На триггер Т1 подается сочетание входных сигналов S = 0, R = 1, которое должно сбросить триггер Т1 в состояние 0. Это произойдет во время действия очередного тактового импульса, когда напряжение на выходе элемента Э2 равно нулю. Поэтому, хотя на входы триггера Т2 и будет во время действия тактового сигнала подаваться сочетание сигналов S = 0, R = 1, переключения триггера не произойдет. После окончания действия тактового импульса на выходе триггера Т2 напряжение на выходе Q примет нулевой уровень. Двухступенчатые D-триггеры обладают расширенными функциональными возможностями, например, при соединении инверсного выхода Q со входом D образуется триггер Т-типа.

Микросхемы, содержащие D-триггер, кодируются буквами ТМ.