logo
Инфа по Электронике / лекции5

29.5 Синхронный rs-триггер

Условное графическое изображение синхронного RS-триггера представлено на рисунке 29.6, а.

а) б)

а – УГО; б – внутренняя структурная схема

Рисунок 29.6 – Синхронный RS-триггер

Синхронный RS-триггер отличается от асинхронного наличием дополнительного входа С, на который поступают синхронизирующие (тактовые) сигналы. Входные сигналы S и R являются информационными, а сигналы на входе С – синхронизирующими, по ним происходит переключение триггера. Синхронный RS-триггер состоит из асинхронного RS-триггера и комбинационного цифрового устройства (рисунок 29.6, б).

Приведенную выше схему называют также синхронным RS-триггером с управлением уровнем (статическим синхронным RS-триггером). Как видно из представленного выше рисунка, синхронный RS-триггер построен на элементах И-НЕ. Схема 1 представляет собой комбинационную схему с тремя входами S, C, R и двумя выходами. Схема 2 представляет собой асинхронный RS-триггер на элементах И-НЕ.

изменение состояния триггера происходит (при наличии управляющего сигнала) только в те моменты времени, когда на специальный синхровход триггера поступает тактирующий импульс (рисунок 29.7).

Рисунок 29.7 – Временные диаграммы поясняющие работу

синхронного RS-триггера

При С = 0 выходы логических элементов схемы 1 принимают значение 1 и не зависят от входных сигналов R и S. При С = 1 входные логические схемы 1 открыты для передачи информационных сигналов R и S на входы асинхронного RS-триггера.

Закон функционирования синхронного RS-триггера на элементах И-НЕ может быть задан таблицей 29.3.

Общее время установки состояния триггера t равно сумме задержек передачи сигнала через цепочку из трех логических элементов с задержкой t в каждом: tТ = 3tЗср. При этом длительность синхросигнала tC на входе С должна превышать время переключения tC ≥ tТ = 3tЗср.

Таблица 29.3 – Таблица истинности синхронного RS-триггера

C

S

R

Q0

Q

0

0

0

0

0

0

0

0

1

1

0

0

1

0

0

0

0

1

1

1

0

1

0

0

0

0

1

0

1

1

0

1

1

0

0

0

1

1

1

1

1

0

0

0

0

1

0

0

1

1

1

0

1

0

0

1

0

1

1

0

1

1

0

0

1

1

1

0

1

1

1

1

1

0

-

1

1

1

1

-

Длительность паузы tП между двумя сигналами на входе С должна быть достаточной для переключения входных элементов в схеме 1 (см. рисунок 29.6, б): tП ≥ tЗср.

Следовательно, минимальный период повторения синхронизирующих сигналов на входе С равен 4t, а наибольшая частота переключений: Fmax = 1/4tЗср.