29.8 Универсальный jk-триггер

Среди триггеров особое место занимают JK-триггеры, имеющие более широкие функциональные возможности.

Универсальный JK-триггер, схема которого представлена на рисунке 29.13, представляет собой двухступенчатый синхронный триггер.

Триггер типа JK имеет выходы установки (J) и сброса (K), подобные входам триггера RS. JK-триггер отличается от синхронного RS-триггера тем, что не имеет запрещенных комбинаций сигналов на входах J и K. Триггер собран по схеме Master–Slave и состоит из двух асинхронных RS-триггеров с инверсными входами и двух комбинационных устройств, каждое из которых содержит две схемы И-НЕ с тремя входами каждая.

Триггер работает в два такта: на первом информация записывается в первый триггер, а по окончанию первого такта информация переписывается во второй триггер. Один из входов JK-триггера всегда заблокирован нулевым сигналом с выхода Q или . В результате этого триггер не имеет запрещенных состояний и позволяет одновременную подачу двух единиц на входыJ и K.

Рисунок 29.13 – Внутренняя структурная схема JK-триггера

В таблице 29.5 приведено описание работы JK-триггера.

Таблица 29.6 – Таблица истинности JK-триггера

Рассмотрим принцип работы JK-триггера. При С = 0 входы J и K заблокированы и, следовательно, оказываются заблокированными входы S и R триггера Т1. При С = 1 в соответствии с информационными сигналами на входах J и K устанавливается состояние ведущего триггера Т1. При этом на входы S и R ведомого триггера Т2 поступают сигналы, при которых его предыдущее состояние сохраняется. При С = 0, когда входы триггера Т1 закрыты для входной информации, входы триггера Т2 открываются и состояние ведущего триггера воспринимается ведомым триггером.

Микросхемы, содержащие JK-триггер, кодируются буквами ТВ.