logo
Инфа по Электронике / лекции5

26.4 Шифраторы

Шифратор – это устройство, которое имеет m входов и n выходов и преобразующее активный сигнал на одном из входов в двоичное число на выходах, соответствующее номеру входного сигнала. Различают приоритетные и неприоритетные шифраторы.

Неприоритетный шифратор – такой, у которого при появлении активного сигнала более чем на одном входе выходная информация становится недостоверной.

У приоритетного шифратора каждому входу присвоен свой уровень приоритета. Если активный сигнал появится на нескольких входах одновременно, то на выходах появится номер того входа, приоритет которого выше всех остальных. УГО типичного шифратора приведено на рисунке 26.14.

Рисунок 26.14 – УГО шифратора

Для понимания принципов построения схемы шифратора необходимо рассмотреть закономерности формирования двоичных переменных на его выходах согласно таблице истинности (таблица 26.5)

Таблица 26.5 – Таблица истинности шифратора

Входы

Выходы

0

Х*

Х

Х

Х

Х

Х

Х

Х

1

0

0

1

1

0

Х

Х

Х

Х

Х

Х

Х

1

0

0

0

1

1

0

Х

Х

Х

Х

Х

Х

0

1

1

1

1

1

1

0

Х

Х

Х

Х

Х

0

1

1

0

1

1

1

1

0

Х

Х

Х

Х

0

1

0

1

1

1

1

1

1

0

Х

Х

Х

0

1

0

0

1

1

1

1

1

1

0

Х

Х

0

0

1

1

1

1

1

1

1

1

1

0

Х

0

0

1

0

1

1

1

1

1

1

1

1

0

0

0

0

1

* – Знак Х означает, что состояние этого входа безразлично

Выход , соответствующий младшему разряду выходного кода, имеющему вес 1, должен принимать значение 0 при возбуждении любого из нечетных входов. Следовательно, это должен быть выход логического элемента ИЛИ-НЕ, кm/2 (где m – разрядность сумматора) входам которого подключены все входы с нечетными номерами, то есть такими, двоичное представление номера которых в младшем разряде имеет 1. Следующий выход , имеющий вес 2, должен возбуждаться при подаче сигнала на входы с номерами 2, 3, 6, 7, то есть с номерами, двоичное представление которых во втором по старшинству разряде имеет единицу. Следовательно,также формируется элементом ИЛИ-НЕ, имеющимm/2 входов. Таким образом, в общем случае Yk формируется элементом ИЛИ с числом входов m/2, на который подаются те из входных переменных, двоичное представление номера которых в k-м разряде имеют единицу.

Функциональная схема шифратора, полученная на основе приведенных выше выкладок будет иметь вид, показанный на рисунке 26.15.

Некоторые микросхемы шифраторов помимо информационных входов и разрядов выходного кода (1, 2, 4), имеют инверсный вход разрешения – ЕI, выход признака прихода любого входного сигнала –GS, а также выход переноса – EO, позволяющий объединять несколько шифраторов для увеличения разрядности, рисунок 26.16.

Рисунок 26.15 – Функциональная схема шифратора

Рисунок 26.16 – Микросхема шифратора имеющая

дополнительные выводы для увеличения разрядности

На рисунке 26.17 показан пример построения шифратора 16–4 на двух микросхемах шифраторов 8–3 и трех элементах 2И-НЕ (ЛА3).

Рисунок 26.17 – Схема построения шифратора 16–4

на двух шифраторах 8–3

Микросхемы, выполняющие функции шифратора, кодируются буквами ИВ.

Лекция № 27

КОМБИНАЦИОННЫЕ ЦИФРОВЫЕ УСТРОЙСТВА (ЧАСТЬ 2)