31.4 Построение счётчиков с произвольным модулем счёта
На практике часто требуется строить счетчики с произвольными модулями счета. Наиболее распространён модуль счёта, равный 10.
Счётчики с модулем счёта 10 называются двоично-десятичными.
Построение счетчиков с произвольными модулями счета базируется на исключении лишних состояний двоичного счетчика.
Для исключения лишних состояний двоичного счётчика можно воспользоваться дополнительной схемой. Для этого необходимо взять счётчик со статическим входом С и разрядностью N, чтобы выполнялось условие: < Kc < .
Счетчик должен иметь вход сброса в нулевое состояние.
Схема строится по следующим правилам:
1) находится двоичное число модуля счёта;
2) берётся элемент И с количеством входов, равным количеству единиц в двоичном числе модуля счёта;
3) к каждому входу элемента И подключается тот выход счётчика, который соответствует разряду с лог. 1 в двоичном числе модуля счёта;
4) к выходу элемента И подключают вход SRS-триггера с прямыми входами;
5) выход триггера подключают на вход сброса счётчика. Если вход сброса активен при лог. 1, то к нему подключают прямой выход триггера, если вход сброса инверсный, то к нему подключают инверсный выход триггера;
6) вход RRS-триггера соединяют со входомСдвоичного счётчика. Если входСактивен при лог. 0, то через инвертор.
Схема счётчика с модулем счёта Кс=10 приведена на рисунке 31.4.
Рисунок 31.4 – Схема исключения лишних состояний счетчика
Если в числе, на которое надо делить частоту, больше двух единиц (например, 15, то есть 1111, или 13, то есть 1101), то для формирования сигнала сброса надо использовать элементы 2И, 3И или 4И, чтобы объединить все выходы, равные единице. В результате можно построить делитель входной частоты в любое число раз от 2 до 2N, где N – число разрядов используемого счетчика. Правда, при организации обратных связей надо учитывать ограничение на быстродействие счетчика. Все разряды, используемые для обратной связи, должны успеть переключиться за один период входного сигнала. Скважность выходного сигнала может принимать в данном случае самые разные значения, например, выходной сигнал может представлять собой очень короткие импульсы.
На асинхронных счетчиках можно строить также управляемые делители частоты, то есть такие делители, выходная частота которых определяется управляющим кодом. На рисунке 31.5 показан делитель на 2n, где n – целое.
Рисунок 31.5 – Управляемый делитель частоты
на асинхронном счетчике
Восьмиразрядный счетчик DD1 работает по входному сигналу с тактовой частотой fT, а выходной 8-входовый мультиплексор DD2 передает на выход схемы один из 7 разрядов счетчика или же входной сигнал. Выбор номера канала производится входным управляющим 3-разрядным кодом. Например, при тактовой частоте fT = 10 МГц, то есть при периоде входного сигнала 100 нс период выходного сигнала может составлять 100 нс, 200 нс, 400 нс, 800 нс, 1,6 мкс, 3,2 мкс, 6,4 мкс, 12,8 мкс.
В момент переключения управляющего кода на выходе схемы могут появиться нежелательные короткие импульсы, так как никакой синхронизации управляющего кода не предусмотрено. Поэтому схема должна работать так: сначала задается входной управляющий код, а уже потом разрешается работа той схемы, на которую поступает выходной сигнал, сформированный нашей схемой. В этом случае никаких проблем не будет. Не играют роли в данном случае и задержки переключения разрядов счетчика, так как всегда используется только один его разряд. Главное, чтобы с частотой fT переключался первый разряд счетчика.
Конечно, применение асинхронных счетчиков не ограничивается только делителями частоты. В случаях, когда высокого быстродействия не требуется, когда переходные процессы на выходах счетчика не имеют значения (при правильной синхронизации), асинхронные счетчики вполне могут заменить более быстрые синхронные счетчики. Доля таких задач составляет около 20 % от общего числа.
Если же включить на выходе асинхронного счетчика выходной параллельный регистр (рисунок 31.6), то можно обеспечить одновременное переключение всех выходных разрядов счетчика.
Рисунок 31.6 – Включение выходного регистра
для одновременного переключения разрядов выходного кода
Данная схема будет работать правильно, если период следования входных тактовых импульсов будет больше, чем время установления всех разрядов счетчика (в нашем случае – 8-разрядного счетчика DD1). Инвертор необходим, так как счетчик срабатывает по отрицательному фронту входного сигнала, а регистр DD2 – по положительному фронту. Данное решение устраняет главный недостаток асинхронного счетчика – неодновременность установления его выходных разрядов. Однако второй недостаток – большая задержка установления выходного кода – сохраняется. Его устранить невозможно, можно только перейти на другие, более быстрые счетчики.
- 24.1 Термины и определения цифровой электроники
- 24.2 Системы счисления, применяемые при разработке
- 24.2.1 Перевод чисел из одной системы счисления в другую
- 24.2.2 Перевод целых чисел из двоичной системы счисления
- 24.2.3 Перевод целых чисел из шестнадцатеричной системы
- 24.2.4 Перевод целых чисел из двоичной системы счисления
- 24.2.5 Перевод целых чисел из десятичной системы счисления
- 24.3 Функции алгебры логики
- 24.3.1 Функции алгебры логики одного аргумента
- 24.3.2 Функции алгебры логики двух аргументов
- 24.3.3 Функции конституенты
- 24.4 Принцип двойственности
- 24.5 Теоремы булевой алгебры
- 25.1 Семейства цифровых микросхем
- 25.2 Основные параметры семейств
- 25.3 Типы выводов в цифровых компонентах
- 25.4 Система кодированного обозначения цифровых
- 26.1 Классификация цифровых устройств
- 26.2 Кцу, реализующие элементарные логические функции
- 26.3 Дешифраторы
- 26.4 Шифраторы
- 27.1 Мультиплексоры
- 27.2 Демультиплексоры
- 27.3 Цифровые компараторы
- 27.4 Схема проверки на чётность/нечётность
- 28.1 Общее определение сумматора
- 28.2 Классификация сумматоров
- 28.3 Двоичный полусумматор
- 28.4 Одноразрядный двоичный сумматор
- 28.5 Многоразрядный сумматор параллельного действия
- 29.1 Последовательностные цифровые устройства
- 29.2 Общее определение триггеров
- 29.3 Классификация триггеров
- 29.4 Асинхронный rs-триггер
- 29.5 Синхронный rs-триггер
- 29.6 Двухступенчатый rs-триггер
- 29.7 D-триггер
- 29.8 Универсальный jk-триггер
- 29.9 Т-триггер
- 29.10 Синхронные триггеры с динамическим управлением
- 29.11 Взаимные преобразования триггеров
- 30.1 Общее определение регистров
- 30.2 Классификация регистров
- 30.3 Регистр памяти
- 30.4 Регистр сдвига
- 30.5 Регистр с параллельным приемом и последовательной
- 30.6 Регистр с последовательным приемом и параллельной
- 30.7 Универсальный регистр
- 30.8 Регистр последовательного приближения
- 31.1 Общее определение счетчиков
- 31.2 Классификация счетчиков
- 31.3 Асинхронные счетчики
- 31.4 Построение счётчиков с произвольным модулем счёта
- 31.5 Синхронные счетчики с асинхронным переносом
- 31.6 Синхронные счетчики
- Литература
- Содержание
- Электроника и микропроцессорная техника