29.5 Синхронный rs-триггер
Условное графическое изображение синхронного RS-триггера представлено на рисунке 29.6, а.
а) б)
а – УГО; б – внутренняя структурная схема
Рисунок 29.6 – Синхронный RS-триггер
Синхронный RS-триггер отличается от асинхронного наличием дополнительного входа С, на который поступают синхронизирующие (тактовые) сигналы. Входные сигналы S и R являются информационными, а сигналы на входе С – синхронизирующими, по ним происходит переключение триггера. Синхронный RS-триггер состоит из асинхронного RS-триггера и комбинационного цифрового устройства (рисунок 29.6, б).
Приведенную выше схему называют также синхронным RS-триггером с управлением уровнем (статическим синхронным RS-триггером). Как видно из представленного выше рисунка, синхронный RS-триггер построен на элементах И-НЕ. Схема 1 представляет собой комбинационную схему с тремя входами S, C, R и двумя выходами. Схема 2 представляет собой асинхронный RS-триггер на элементах И-НЕ.
изменение состояния триггера происходит (при наличии управляющего сигнала) только в те моменты времени, когда на специальный синхровход триггера поступает тактирующий импульс (рисунок 29.7).
Рисунок 29.7 – Временные диаграммы поясняющие работу
синхронного RS-триггера
При С = 0 выходы логических элементов схемы 1 принимают значение 1 и не зависят от входных сигналов R и S. При С = 1 входные логические схемы 1 открыты для передачи информационных сигналов R и S на входы асинхронного RS-триггера.
Закон функционирования синхронного RS-триггера на элементах И-НЕ может быть задан таблицей 29.3.
Общее время установки состояния триггера t равно сумме задержек передачи сигнала через цепочку из трех логических элементов с задержкой t в каждом: tТ = 3tЗср. При этом длительность синхросигнала tC на входе С должна превышать время переключения tC ≥ tТ = 3tЗср.
Таблица 29.3 – Таблица истинности синхронного RS-триггера
C | S | R | Q0 | Q |
0 | 0 | 0 | 0 | 0 |
0 | 0 | 0 | 1 | 1 |
0 | 0 | 1 | 0 | 0 |
0 | 0 | 1 | 1 | 1 |
0 | 1 | 0 | 0 | 0 |
0 | 1 | 0 | 1 | 1 |
0 | 1 | 1 | 0 | 0 |
0 | 1 | 1 | 1 | 1 |
1 | 0 | 0 | 0 | 0 |
1 | 0 | 0 | 1 | 1 |
1 | 0 | 1 | 0 | 0 |
1 | 0 | 1 | 1 | 0 |
1 | 1 | 0 | 0 | 1 |
1 | 1 | 0 | 1 | 1 |
1 | 1 | 1 | 0 | - |
1 | 1 | 1 | 1 | - |
Длительность паузы tП между двумя сигналами на входе С должна быть достаточной для переключения входных элементов в схеме 1 (см. рисунок 29.6, б): tП ≥ tЗср.
Следовательно, минимальный период повторения синхронизирующих сигналов на входе С равен 4t, а наибольшая частота переключений: Fmax = 1/4tЗср.
- 24.1 Термины и определения цифровой электроники
- 24.2 Системы счисления, применяемые при разработке
- 24.2.1 Перевод чисел из одной системы счисления в другую
- 24.2.2 Перевод целых чисел из двоичной системы счисления
- 24.2.3 Перевод целых чисел из шестнадцатеричной системы
- 24.2.4 Перевод целых чисел из двоичной системы счисления
- 24.2.5 Перевод целых чисел из десятичной системы счисления
- 24.3 Функции алгебры логики
- 24.3.1 Функции алгебры логики одного аргумента
- 24.3.2 Функции алгебры логики двух аргументов
- 24.3.3 Функции конституенты
- 24.4 Принцип двойственности
- 24.5 Теоремы булевой алгебры
- 25.1 Семейства цифровых микросхем
- 25.2 Основные параметры семейств
- 25.3 Типы выводов в цифровых компонентах
- 25.4 Система кодированного обозначения цифровых
- 26.1 Классификация цифровых устройств
- 26.2 Кцу, реализующие элементарные логические функции
- 26.3 Дешифраторы
- 26.4 Шифраторы
- 27.1 Мультиплексоры
- 27.2 Демультиплексоры
- 27.3 Цифровые компараторы
- 27.4 Схема проверки на чётность/нечётность
- 28.1 Общее определение сумматора
- 28.2 Классификация сумматоров
- 28.3 Двоичный полусумматор
- 28.4 Одноразрядный двоичный сумматор
- 28.5 Многоразрядный сумматор параллельного действия
- 29.1 Последовательностные цифровые устройства
- 29.2 Общее определение триггеров
- 29.3 Классификация триггеров
- 29.4 Асинхронный rs-триггер
- 29.5 Синхронный rs-триггер
- 29.6 Двухступенчатый rs-триггер
- 29.7 D-триггер
- 29.8 Универсальный jk-триггер
- 29.9 Т-триггер
- 29.10 Синхронные триггеры с динамическим управлением
- 29.11 Взаимные преобразования триггеров
- 30.1 Общее определение регистров
- 30.2 Классификация регистров
- 30.3 Регистр памяти
- 30.4 Регистр сдвига
- 30.5 Регистр с параллельным приемом и последовательной
- 30.6 Регистр с последовательным приемом и параллельной
- 30.7 Универсальный регистр
- 30.8 Регистр последовательного приближения
- 31.1 Общее определение счетчиков
- 31.2 Классификация счетчиков
- 31.3 Асинхронные счетчики
- 31.4 Построение счётчиков с произвольным модулем счёта
- 31.5 Синхронные счетчики с асинхронным переносом
- 31.6 Синхронные счетчики
- Литература
- Содержание
- Электроника и микропроцессорная техника